平成12年度には、クロックレベルシミュレータの改良を行い、外付けメモリをインターリーブ構成にした場合の評価ができるようにし、またシミュレーション速度を向上することでより大規模な科学技術計算も評価できるようにする。その上で、素粒子物理学や宇宙物理学等における実アプリケーションの性能評価を行う。
さらに、提案するアーキテクチャの命令パイプライン構成を決定し、その機能レベル設計の設計をVerilog / VHDL等のハードウェア記述言語で行う。また、適切な言語インタフェースを設定し、コンパイラのフロントエンドを設計する。
続いて平成13年度には、回路設計の本格化とシミュレーションによる論理検証を行ない、LSIの詳細設計を進め、最終的に設計したプロセッサ・メモリ混載型LSIの詳細評価を実施する。同時にコンパイラのバックエンドを製作し、ソースプログラムをコンパイルしてSCIMAアーキテクチャにマップする技術を確立するとともに、得られたオブジェクトコードをじっさいにシミュレータにかけ、総合的な評価・検証を行う。
以上のプロセッサ・アーキテクチャの研究に並び、次世代超並列計算機のもう一つの重要な検討要素であるプロセッサ結合網の検討を平成12年度から13年度にかけて行い、平成13年度には、連続体向けの次世代超並列計算機の全体構想を纏める。