プロジェクトの目的と概要

目的

計算科学の最近の発展は、超並列計算機による計算機の能力の向上と強く結び ついている。超並列計算機はベクトル計算機と比較してそのアーキテクチャが 多様であり、問題を明確に設定して初めて、最先端の半 導体技術を駆使した超高性能なシステムを実現できる。 素粒子物理学をはじめ、宇宙物理学、物性物理学などの物理学各分野 には、連続体系が多く現れるが、先のCP-PACSプロジェクトはこれらに焦点をあて て、高性能な超並列計算機の開発に成功した。

本研究開発では、この方向をさらに押し進め、連続体向けの超並列計算機に関し て、

の二つを達成することを目標とする。


並列入出力・並列可視化システム

超並列計算機における科学技術計算の過程では膨大な量のデータが生じる。 これら大量のデータの入出力処理の高速化と、計算の中間及び最終結果に対し、 その正当性・妥当性の直感 的理解を助けるデータの可視化は、超並列計算機をより利用し易くするための重 要な技術的要件である。
これらを実現するために、我々は高性能かつ柔軟で、し かも安価な、超並列計算機向け入出力システム及び可視化システムを構築すること を目的としている。特に、超並列計算機が備えている、多数の入出力プロセッサ を並列運用し、かつユーザからはそれらの運用を特に意識せずに、外部環境との 柔軟なやりとりを容易に実現できるようなアプリケーションインタフェースを提 供する。また、ハードウェア開発にコストと時間をかけず、近年のcommodity化 したネットワーク媒体や接続技術を積極的に利用することにより、性能価格比 に優れたシステム構築手法を発見することも重要な目標としている。


次世代プロセッサアーキテクチャ

素粒子・宇宙・物性等、計算物理学の主要分野で利用可能な計算速度は、 現在1TFLOPSに達しており、これによって大幅な進歩がもたらされているが、 さらに数百TFLOPSの計算性能の実現によりはじめて真に現実的な計算 が可能となる問題も数多くある。
本研究では、このような計算物理学の要求に応え、次世代の連続体向け超並列 計算機の要素となるLSIのアーキテクチャを明らかにすることを目指す。
大規模科学計算においては、計算速度のみならず、この性能に見あった記憶装置 から演算装置へのデータ供給性能を保証することが性能向上の鍵である。 これを満足する有力な方法として、 プロセッサとメモリを同一チップ上に混載する方法がある。 LSIの高集積化・高速化を中心とする計算機技術の発展は本研究のターゲットと する21世紀初頭において持続するものと考えられる。本研究では、2004年前後に 実現されるデバイス技術の予測に基づき、プロセッサ・メモリ混載型LSIを用いた 計算機アーキテクチャを考案し、シミュレーション評価、詳細設計を行なう。